AnalogBits Meluncurkan IP Manajemen Daya Generasi Berikutnya untuk Proses N2P milik TSMC di Simposium 2026

Pesan Berita Gate, 16 April — AnalogBits, sebuah anak perusahaan dari rumah desain Korea Selatan SeemiFive, akan memamerkan properti intelektual manajemen daya generasi berikutnya (IP) solutions berdasarkan proses N2P (2-nanometer) canggih milik TSMC di Simposium Teknologi TSMC 2026 pada 22 April di Santa Clara, California. Pengumuman tersebut dibuat pada 15 April.

Solusi yang baru diluncurkan ini mencakup On-die LDO (low-dropout regulator) terintegrasi dengan deteksi gangguan (glitch) dan sensing penurunan tegangan, sensor PVT tanpa pin, serta PLL (phase-locked loop) berdaya rendah yang menawarkan pemantauan daya secara real-time. Sensor PVT tanpa pin, yang debut untuk pertama kalinya, mencapai akurasi tinggi sebesar ±3.5°C, sementara PLL berdaya rendah menghadirkan konsumsi daya ultra-rendah sebesar 0.5 mikrowatt per MHz.

IP baru AnalogBits mengatasi tantangan teknis yang dihadapi sistem AI multi-kilowatt dan komputasi berkinerja tinggi (HPC), yang kesulitan dengan isu kepadatan daya, manajemen termal, dan variabilitas kinerja. Solusi tersebut memungkinkan optimasi (PPA) untuk optimasi daya-kinerja-luas serta manajemen daya on-chip yang cerdas pada SoC canggih. Perusahaan ini, yang telah mengirimkan miliaran inti IP di seluruh proses mulai dari 0.35 mikrometer hingga 2 nanometer, berencana untuk berpartisipasi dalam simposium teknologi TSMC berikutnya di Taiwan, Eropa, China, dan Jepang guna memperluas keterlibatan pelanggan global.