أعلنت شركة IBM في 25 يونيو عن رقاقة nanostack الخاصة بها عند عقدة 0.7 نانومتر، والتي تضم ما يقرب من 100 مليار ترانزستور بهندسة معمارية رأسية ثلاثية الأبعاد. وبالمقارنة مع رقاقة IBM 2 نانومتر من عام 2021، يوفر التصميم الجديد كثافة ترانزستور تبلغ ضعف الكثافة تقريبًا، وأداءً أعلى بنسبة تصل إلى 50%، وتحسينًا في كفاءة الطاقة بنسبة تصل إلى 70%، مع تحسين تحجيم SRAM بنسبة 40%. يعالج نهج الترانزستور المكدس ثلاثي الأبعاد، الذي طُوّر في منشأة أبحاث IBM في ألباني، نيويورك، وتم تقديمه في VLSI 2026، قيود عرض النطاق الترددي للذاكرة على الرقاقة لمسرعات الذكاء الاصطناعي.
ترى IBM طريقًا لاعتماد الإنتاج خلال خمس سنوات، حوالي عام 2031. وتتوقع الشركة أن بنية nanostack يمكنها دعم استمرار تحجيم أشباه الموصلات لمدة عقد على الأقل، مما يمدد قانون مور بينما يواجه الانكماش التقليدي ثنائي الأبعاد قيودًا فيزيائية. لا تزال الرقاقة نموذجًا أوليًا بحثيًا أظهر تشغيل CMOS وظيفي.