IBM hat eine neue Chip-Architektur vorgestellt, die knapp 100 Milliarden Transistoren auf einem Chip in der Größe eines menschlichen Fingernagels integriert und damit fast die doppelte Transistordichte der vorherigen Chip-Generation des Unternehmens erreicht. Das Unternehmen bezeichnet den Fortschritt als die „weltweit erste Sub-1-Nanometer-Chip-Technologie", die für KI-Rechenzentren entwickelt wurde und deutliche Verbesserungen bei Rechenleistung und Energieeffizienz anstrebt. Die Terminologie bezieht sich auf die Leistungsäquivalenz und nicht auf die tatsächlichen physischen Abmessungen, da die Knotennummern moderner Chips nicht mehr der physischen Größe der Transistorstrukturen entsprechen – eine Abkehr von früheren Chip-Generationen, die in den 1970er und 1980er Jahren entwickelt wurden.
IBM integriert 100 Milliarden Transistoren auf fingernagelgroßem Chip
Die neue Chip-Architektur, die IBM als „Nanostack"-Design bezeichnet, packt knapp 100 Milliarden Transistoren auf einen Chip in der Größe eines menschlichen Fingernagels. Dies entspricht nahezu der doppelten Transistordichte im Vergleich zu IBMs vorheriger Chip-Generation. Die daraus resultierenden Verbesserungen zielen sowohl auf die Rechenleistung als auch auf die Energieeffizienz für KI-Rechenzentren ab.
IBM hat diese Technologie als im 0,7-Nanometer-Knoten gebaut bezeichnet, den das Unternehmen als 7-Angström-Knoten bezeichnet, da ein Nanometer aus 10 Angström besteht.
Sub-1-Nanometer-Terminologie bezieht sich auf Leistungsäquivalenz
IBMs Anspruch der „weltweit ersten Sub-1-Nanometer-Chip-Technologie" bedarf einer Klarstellung, da es aufgrund verschiedener physikalischer Einschränkungen unpraktikabel ist, zuverlässig funktionierende Chips mit Transistoren und anderen Strukturen zu bauen, die physisch kleiner als 1 Nanometer sind. Stattdessen gibt IBM an, dass seine neue Nanostack-Architektur die Leistungsverbesserungen in der Rechenleistung liefern kann, die zu erwarten wären, wenn ein theoretischer Chip mit physischen Strukturen kleiner als 1 Nanometer gebaut werden könnte.
Die Knotennummern, die in der modernen Chip-Technologie verwendet werden, haben nichts mit den tatsächlichen physischen Abmessungen der Chip-Strukturen zu tun. Ältere Chip-Generationen, die in den 1970er und 1980er Jahren entwickelt wurden, hatten physische Strukturen, deren Abmessungen mit der Nummer im Namen des Knotens oder Prozesses der Chip-Technologie übereinstimmten – wie z. B. Chips, die im 180-Nanometer-Knoten hergestellt wurden –, aber das ist seit Jahrzehnten nicht mehr der Fall und gilt sicherlich nicht für die neuesten Chip-Generationen, die mit einem 3-Nanometer- oder 2-Nanometer-Prozess hergestellt werden.
IBM-Forschungsleiter bezeichnet Architektur als bedeutenden Sprung nach vorne
Jay Gambetta, Direktor von IBM Research und IBM Fellow, erklärte in einem vorab gehaltenen Medienbriefing, dass die neue Chip-Technologie mehr als nur einen inkrementellen Fortschritt darstellt. „Es ist nicht nur ein inkrementeller Schritt, es ist ein bedeutender Sprung nach vorne", sagte Gambetta. Er beschrieb die neue Chip-Technologie als „einen Hinweis auf eine Zukunft, in der die Computerleistung deutlich gesteigert wird, ohne dass der Energieverbrauch entsprechend steigt."
FAQ
Was hat IBM über seine neue Chip-Architektur angekündigt?
IBM hat eine neue Chip-Architektur angekündigt, die knapp 100 Milliarden Transistoren auf einem Chip in der Größe eines menschlichen Fingernagels integriert und damit fast die doppelte Transistordichte der vorherigen Generation des Unternehmens erreicht. Das Unternehmen bezeichnet sie als die „weltweit erste Sub-1-Nanometer-Chip-Technologie" für KI-Rechenzentren.
Warum nennt IBM dies Sub-1-Nanometer-Technologie, wenn physische Strukturen nicht so klein sein können?
IBMs „Sub-1-Nanometer"-Behauptung bezieht sich auf die Leistungsäquivalenz und nicht auf die tatsächlichen physischen Abmessungen. Das Unternehmen gibt an, dass seine Nanostack-Architektur die Leistungsverbesserungen in der Rechenleistung liefert, die zu erwarten wären, wenn ein theoretischer Chip mit physischen Strukturen kleiner als 1 Nanometer gebaut werden könnte, obwohl der Bau solcher Chips aufgrund verschiedener Einschränkungen physikalisch unpraktikabel ist.
Was ist die tatsächliche Knotenbezeichnung für IBMs neue Chip-Technologie?
IBM beschreibt seine neue Chip-Technologie als im 0,7-Nanometer-Knoten gebaut, den das Unternehmen als 7-Angström-Knoten bezeichnet hat, da ein Nanometer aus 10 Angström besteht. Diese Knotennummer entspricht jedoch nicht den tatsächlichen physischen Abmessungen der Chip-Strukturen, was den modernen Benennungskonventionen der Halbleiterindustrie entspricht.
