AMD presenta el acelerador de IA MI455X, con una velocidad de memoria HBM4 2,9 veces superior a la de la generación anterior

AMD, el 22 de julio, durante su evento anual «AMD Advancing AI 2026» celebrado en el Moscone Center de San Francisco, California, presentó el nuevo acelerador de IA Instinct MI455X. En comparación con su producto anterior MI355X (con 8 capas de apilamiento de HBM3E y una capacidad de 288GB), la capacidad aumenta 1,5 veces y la velocidad 2,9 veces.

Especificaciones de HBM4 del AMD MI455X

Las especificaciones de HBM4 integradas en el MI455X son el resultado de las siguientes mejoras clave:

· Comparativa de generaciones (MI455X HBM4 vs MI355X HBM3E）

· Número de capas apiladas: 12 capas vs 8 capas (+4 capas）

· Capacidad por chip: 432GB vs 288GB (aumento de 1,5 veces)

· Ancho de banda: 23,3 TB/s vs ~ 8 TB/s (aumento de 2,9 veces)

· Ancho de canal: 2048 bits vs 1024 bits (doble)

· Rendimiento de cómputo general: ~4 veces más que la generación anterior

Dieckmann explica que el aumento de velocidad no se logra simplemente elevando la frecuencia del reloj, sino de forma conjunta mediante el incremento del número de capas apiladas (de 8 a 12) y el doblado del ancho del canal de conexión (de 1024 bits a 2048 bits).

Integración del sistema del MI455X: CPU con conexión directa de 256GB/s

La CPU que acompaña al MI455X es la de la sexta generación de procesadores de servidor de AMD (EPYC Gen6). Se conecta de manera directa con la GPU mediante canales dedicados, logrando una velocidad de transferencia de hasta 256GB por segundo. Así, la CPU puede acceder a la memoria de la GPU sin latencia, eliminando cuellos de botella en el intercambio de datos. En el nivel del sistema Helios, en un solo rack se pueden integrar hasta 72 unidades MI455X; la capacidad total de HBM4 puede alcanzar 31TB, y el ancho de banda de memoria hasta 1,7 PB/s, logrando que el rendimiento de memoria a nivel de chip se amplíe a nivel de rack.

Samsung Electronics como principal proveedor de HBM4

Un alto directivo de AMD, que fue entrevistado en el lugar, reveló que Samsung Electronics proporcionará la mayor parte de la memoria HBM4 para el MI455X. Samsung está preparando un producto HBM4 con un diseño de apilamiento de 12 capas, con capacidad de alrededor de 36GB, usando un proceso de 10 nanómetros (1c). La tasa de transferencia por dado es de 13Gbps, el ancho de banda por pila de 3,3TB/s, y se afirma que es mucho más rápido que la generación anterior HBM3E.

AMD y Samsung Electronics ya firmaron un MOU en marzo de 2026 en el sitio de oficinas de Samsung Pyeongtaek para ampliar la colaboración en el ámbito de HBM4; el directivo de AMD también dijo que la relación de colaboración se fortalecerá aún más en la siguiente etapa de HBM4E. El objetivo es lograr un apilamiento de 16 capas, una capacidad de ~60GB y un ancho de banda de decenas de TB/s.

Preguntas frecuentes

¿Qué especificaciones de memoria HBM4 lleva el AMD MI455X y en qué se diferencia del MI355X de la generación anterior?

El MI455X incorpora HBM4 con apilamiento de 12 capas, con capacidad de 432GB por chip y un ancho de banda de 23,3 TB/s; en comparación con el MI355X de la generación anterior con apilamiento de 8 capas de HBM3E (capacidad 288GB), la capacidad aumenta 1,5 veces y la velocidad 2,9 veces; el rendimiento de cómputo en general mejora ~4 veces frente a la generación anterior.

¿Qué papel desempeña Samsung Electronics en el suministro de HBM4 para el AMD MI455X?

Según las declaraciones del alto directivo de AMD en la entrevista en el lugar, Samsung Electronics proporcionará la mayor parte de la memoria HBM4 para el MI455X; el producto HBM4 de Samsung utiliza apilamiento de 12 capas, capacidad de 36GB, proceso de 10 nanómetros (1c) y un ancho de banda por pila de hasta 3,3TB/s; además, AMD y Samsung Electronics también firmaron un MOU en marzo de 2026 para ampliar la colaboración, y desarrollarán conjuntamente la siguiente generación HBM4E.

¿Cuándo se firmó el MOU entre AMD y Samsung Electronics y cuál es el alcance de la colaboración?

AMD y Samsung Electronics firmaron un memorando de entendimiento (MOU) en marzo de 2026 en las oficinas de Samsung Pyeongtaek, con el objetivo de ampliar la colaboración en la próxima generación de memorias (incluyendo HBM4); las dos partes también trabajarán conjuntamente en el desarrollo de HBM4E (séptima generación de HBM), con la meta de lograr un apilamiento de 16 capas, una capacidad de ~60GB y un ancho de banda de decenas de TB/s.