JEDEC publica el estándar SPHBM4: evita los interposers de silicio y redirige el recuento de pines de HBM de 2.048 a 512

De acuerdo con BlockBeats, citando el artículo del 22 de junio del analista Damnang, JEDEC lanzó el estándar SPHBM4, que cambia la forma en que la HBM se conecta a las GPU. A diferencia de la HBM4 tradicional, que requiere interposers de silicio para la conexión, SPHBM4 permite que la HBM eluda el interposer y se conecte directamente a sustratos orgánicos. El estándar reutiliza el apilamiento de DRAM de HBM4 y, al mismo tiempo, rediseña el dado base, reduciendo el conteo de pines de 2.048 a 512 y aumentando la velocidad por pin cuatro veces mediante serialización 4:1 para mantener un ancho de banda comparable.

Damnang señala que el valor clave de SPHBM4 está en liberar capacidad avanzada de empaquetado, más que en reducir el costo de la HBM. Al liberar el espacio del interposer de silicio que antes ocupaba la HBM, la misma capacidad de oblea del interposer podría, en teoría, admitir entre 1,5 y 2 veces más paquetes. El enfoque competitivo en el desarrollo de HBM pasa de la altura de apilamiento al nivel de calidad del diseño lógico del dado base, beneficiando a los actores con integración vertical como Samsung, mientras obliga a SK Hynix y Micron a apoyarse en TSMC para nodos avanzados.